ACM通信

实践

记住

由杰西Frazelle
ACM通信，2020年6月，第63卷第6期，第38-41页
10.1145 / 3386522
评论

cpu是由数十亿个极小极小的晶体管组成的。晶体管是可以单独开关的电门。由于每个晶体管可以处于两种不同的状态(开或关)，它可以存储两个不同的数字:0和1。通过数十亿个晶体管，一个芯片可以存储数十亿个0和1，以及几乎同样多的普通数字和字符。晶体管越小，芯片工作所需的功率就越小。

你可能听说过AMD的7纳米芯片或英特尔的10纳米芯片。纳米(nm)是判断CPU功能有多强大的有用指标，因为它表示晶体管大小(或线宽)的度量。

较小的晶体管可以在不过热的情况下进行更多的计算，这使得它们更节能。它还允许更小的模具尺寸，这可以降低成本和增加密度，允许每个芯片有更多的核心。制造芯片的硅晶圆纯度不同，没有一个是完美的，这意味着每个芯片都有可能有不同效果的不完美。制造商可以通过使用限制缺陷的影响chiplets。

传统上，芯片制造商将两个单片cpu连接在一个多芯片模块(MCM)中。MCM是一个带有引脚的包，其中集成了多个ic(集成电路或芯片)、半导体模具和/或其他组件。这通常是在一个统一的基板上完成的，所以当MCM在使用时，它可以被当作一个大芯片来处理。MCM有时被称为混合集成电路。

芯片是组成MCM的单个ic。它们提供了一种方法，最大限度地减少用尖端晶体管技术建造的挑战。从DARPA衍生出来的芯片概念早在20世纪80年代就已经存在了。²

数字AMD的锐龙4000系列移动处理器——一款7纳米笔记本电脑处理器——于2020年1月首次亮相。

最小的晶体管也是最昂贵和最难设计和制造的。在由芯片组成的处理器中，最尖端的技术可以保留在投资回报最大的设计部件上。然后，使用更可靠和经济的技术制造的其他芯片可以与最新技术的芯片组合在同一个封装中。英特尔在其Foveros项目中做到了这一点，该项目通过堆叠的方式，将用于节能活动的10nm芯片和用于更高功率功能的14nm芯片结合起来。¹³本文后面关于7nm芯片的部分将提供更多这方面的例子，尽管您无疑可以预期7nm芯片将与更大的晶体管芯片组合成一个包。

较小的硅片天生就不容易出现制造缺陷，在半导体制造过程中被灰尘颗粒破坏的风险也更小。在单片模架构上使用芯片可以确保包上的单个核不会作为MCM的单点故障，因为有多个单独的核。制造商也可以使用一种称为装箱以选择最佳的核心相互配对。

AMD和英特尔都在将单片处理器分解成连接在多芯片模块上的芯片。AMD在发布第三代Ryzen CPU时，是大众市场CPU行业中第一个转向芯片的公司。⁷这提高了性能，降低了成本，因为将一个大的单片IC分割成更小的芯片，可以在多个芯片上拆分更多的晶体管，每个硅片有更多的IC，而且由于较小的模具缺陷或制造错误的风险更小，产量更好。

戈登·摩尔(Gordon Moore)在他1965年的论文中写道:“事实可能证明，用较小的功能构建大型系统更经济，这些功能是单独打包并相互连接的。”¹⁰这对于小芯片来说是非常正确的。AMD的Lisa Su在2017年的国际电子器件会议上发表了演讲¹⁴如何将32核的EPYC服务器级芯片拆分为4个8核芯片。¹⁹这样做会导致向四个芯片添加的I/O增加10%的开销。由于它可以比大模具多安装9%的小模具到晶圆片上，但是，由于模具成品率的提高，它能够降低总体成本。

回到顶部

Chiplet互联

制造商有几种不同的方式来连接芯片以形成mcm，其中大多数是每个供应商专有的。把模对模互连(或晶片互连)看作是连接各种晶片的接口。芯片不仅仅是一件硬件;它也是一个控制器和软件的物理层(PHY)。模对模互连是芯片的控制器和PHY。在设计模对模互连时，功率是主要的限制。低功率是表筹码，因为任何额外的功率都被认为是开销。

AMD将其模对模互连称为无限织物(Infinity Fabric)，简称IF (https://en.wikichip.org/wiki/amd/infinity_fabric)．IF不只是模对模的互连，而是处理器对处理器的互连。它由两个部分组成:无限SDF(可伸缩数据结构)和SCF(可伸缩控制结构)。SDF是数据在系统中流动的主要方式。它可以连接内存控制器、PCIe设备、USB集线器和其他外设。该接口为PHY级。另一方面，SCF处理电源管理、热控制、安全和测试等控制的通信。

因为大多数模对模互连都是专有的，用芯片像乐高积木一样建造的好处还没有完全实现。添加诸如FPGA(现场可编程门阵列)或来自第三方的加速器等功能需要采用专有的模对模互连。

作为对这一问题的回应和解决方案，英特尔开放了其高级接口总线(AIB)，这是一种模对模互连标准，通过包含芯片IP(知识产权)块的库，以模块化的方式进行系统设计。⁸(该规范在GitHub上。¹这是像AMD的SCF一样的PHY级别，但要想在更广泛的行业中解决这个问题，仅靠英特尔的努力是远远不够的。这项工作作为开放计算项目子组ODSA(开放领域特定体系结构)的一部分正在进行中。¹¹

回到顶部

7纳米芯片

根据摩尔定律，芯片上的晶体管数量每年翻一番，而成本却减半。虽然这一理论已经成立了很长一段时间，但最近它的作用有所减弱。在20世纪90年代末和21世纪初，晶体管的尺寸每两年就缩小一半，这导致了常规时间表上的大规模改进。然而，制造越来越小的晶体管变得越来越复杂，自2014年承诺10nm后，英特尔就再没有推出过晶体管缩小版;^3.，187nm是可能的，但英特尔还没有完成。半导体器件中晶体管尺寸的放缓导致了多芯片模块和其他创新的发展，因为半导体设计师总是在寻找新的方法来提供更大的计算能力。

---

在设计模对模互连时，功率是主要的限制。低功率是表筹码，因为任何额外的功率都被认为是开销。

---

2017年，台积电(TSMC)开始使用7nm工艺生产256兆SRAM(静态随机存取存储器)芯片。¹⁶2018年晚些时候，三星和台积电开始批量生产7nm器件。¹⁵Apple A12 Bionic是一款7纳米芯片，在2018年9月的苹果发布会上成为主流。⁶从技术上讲，华为在2018年8月31日宣布了自己的7纳米处理器麒麟980，¹²但A12是第一个进入市场并在麒麟980之前发布给消费者的。麒麟980和苹果A12仿生均由台积电生产。

AMD发布了针对服务器和数据中心的Rome系列处理器，该系列处理器基于台积电的7nm节点，最高64核128线程。AMD还发布了16核32线程的Matisse家用桌面处理器系列。从技术上讲，英特尔在收购Barefoot Networks后确实获得了一个7纳米芯片:Tofino 2芯片，一种基于台积电7纳米节点的以太网开关ASIC。

然而，缩小晶体管的尺寸不仅仅是为了性能;它对移动、数据中心和笔记本芯片有着巨大的影响。与14nm相比，7nm在相同功率下可以实现25%的性能提升，或者在一半功率下同样的性能。这意味着笔记本电脑和手机的电池寿命更长，数据中心在性能相同的情况下更节能。对于较小的设备，由于两倍的性能可以有效地适应有限的功率目标，这就转化为更强大的芯片。苹果公司用其A12仿生芯片做到了这一点。

你可能已经注意到一个趋势，所有的7纳米芯片都依赖于台积电的制造。使用这些芯片的企业为了提高产量和效率，将7纳米技术集中在小型专用芯片上。例如，AMD的第二代EPYC被构建为9个模包，包含8个7纳米CCD(复杂核模)芯片，每个芯片最多8个核，围绕一个14纳米I/O模。

问题是，如果7nm零件的需求如此之高，为什么只有台积电在生产?

回到顶部

半导体晶圆代工厂

台积电是全球最大的半导体代工企业。该公司的大部分生产都在台湾，在中国上海只有一家工厂。(有趣的是，在撰写本文时，每个代工厂都在哪里设有设施，因为CoVID-19冠状病毒和美国/中国的关税是相关的，有些人可能对它们对半导体行业的影响感到好奇。)除了台积电，其他常见的代工厂包括Globalfoundries和联华电子(UMC)。Globalfoundries在新加坡、德国和美国都有工厂，本打算生产7纳米芯片，但由于成本太高而停止生产。⁹在Globalfoundries公开表示不会生产7纳米芯片后，联华电子也表示，由于成本问题，不会生产14纳米以下的芯片。¹⁷联华电子在台湾、新加坡以及苏州和厦门这两座中国城市都设有工厂。

是什么让7nm制造如此资本密集?晶圆代工厂需要增加资本支出来解决减小晶体管尺寸的技术难题，其中光刻技术仍然是最大的障碍。光刻，也被称为光刻，是在微加工中使用的过程，把晶体管电路图案在硅上。将光照射在硅的特定区域可以产生特定的图案。光刻设备非常昂贵，阻碍了铸造厂进一步投资于研发以缩小晶体管尺寸。

光刻技术随着浸没式光刻和多模印刷而不断改进，但掩模和工艺的数量也在显著增加。当需要额外的曝光以在硅上产生复杂的图案时，掩模的成本就会大大增加。根据eBeam Initiative的调查，⁵7nm-10nm工艺节点每组掩模的平均掩模数量达到76个，制造商的掩模数量超过100个。由于掩模成本的增加，7nm制造工艺已经超出了大多数中小型设计公司的经济范围。

虽然手机、服务器、图形和数据中心都从增强的计算性能和能效中受益，但制造尖端芯片的成本正在显著增加。因此，并不是所有的铸造厂都能处理7nm芯片制造的经济问题。使用7纳米芯片生产产品的公司包括AMD、苹果、三星、华为、英伟达和赤脚网络。所有这些公司的共同点是，为了保持或成为市场领导者，都有走在技术前沿的动机。它们都从规模经济中受益，因为它们有庞大的生产需求，所以它们可以分担口罩、设计和制造的成本。没有大众市场如此高的需求，铸造厂无法投资于先进技术，因为风险可能超过回报。

回到顶部

未来

这一切对未来意味着什么?半导体设计师很可能会继续创新，而不需要像多芯片模块那样缩小晶体管的尺寸。希望对7纳米晶片需求的增加能给其他晶圆代工进入市场的经济激励，这样该行业就不会只与台积电挂钩。当然，这说起来容易做起来难。我还希望在阅读完本文后，您已经了解到现代的cpu实际上只是连接在一个包中的几个芯片。构建芯片包的能力为人们设计自己的mcm和更快地创新提供了像乐高一样的建筑力量。

相关文章
在queue.acm.org

得到Gigascale芯片
博卡Shekhar
https://queue.acm.org/detail.cfm?id=957757

CPU DB:记录微处理器历史
安德鲁·达诺维茨等人。
https://queue.acm.org/detail.cfm?id=2181798

可重构未来
马克·霍洛维茨
https://queue.acm.org/detail.cfm?id=1388771

回到顶部

回到顶部

数字图书馆是由计算机协会出版的。版权所有©2020 ACM, Inc.

---

没有发现记录